PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-232317

(43)Date of publication of application: 19.08.1994

(51)Int.Cl.

H01L 23/50 // H05K 1/18

(21)Application number : 05-013452

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

29.01.1993

(72)Inventor: NAKADA JUNJI

NAKAZONO MASAKAZU


HARA SATORU TANAKA HIROYUKI


(54) MULTITERMINAL ELECTRONIC PART AND MANUFACTURING METHOD THEREOF

(57)Abstract:

PURPOSE: To increase the bonding strength to the electrode pad of outer leads by a method wherein notches or through holes are formed in the bent parts of the outer leads close to a wiring board.

CONSTITUTION: The bases 5 of outer leads 2 are extended in the opposite direction to a semiconductor chip 3 through the intermediary of a main body 1 to be once bent on the bottom side of the main body 1 and further bent on the outside of the end parts 9 of the outer leads 2 at the rising parts (bent parts) 8 of the outer leads 2 taking an extended shape. That is, the bending angle of the end parts 9 of the outer leads 2 is made equivalent to the angle capable of bringing the end parts 9 of the outer leads 2 into parallel contact with the surface of the electrode pad 10 of a wiring layer formed on a wiring board 12 when the main body 1 is mounted on the wiring board 12. Furthermore, through holes 11 are made in the erected parts (bent parts) 8 of the outer leads 2. Through these procedures, solder may spread in the bonding surfaces between the outer leads 2 and the electrode part 10 thereby enabling the bonding strength between the rising parts 8 of the outer leads 2 and the electrode pad 10 to be increased.





_EGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision

of rejection]
[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平6-232317

(43)公開日 平成6年(1994)8月19日

(51)Int.Cl.⁵

識別記号

庁内整理番号

技術表示箇所

最終頁に続く

H01L 23/50 // H05K 1/18 N 9272-4M

H 7128-4E

審査請求 未請求 請求項の数5 OL (全 9 頁)


(21)出願番号	特顯平5-13452	(71)出願人	000003078	
			株式会社東芝	
(22)出願日	平成5年(1993)1月29日		神奈川県川崎市幸区堀川町72番地	
		(72)発明者	中田 順二	
			神奈川県横浜市磯子区新磯子町33番地	株
			式会社東芝生産技術研究所内	
		(72)発明者	中園 正和	
			神奈川県横浜市磯子区新磯子町33番地	株
			式会社東芝生産技術研究所内	
		(72)発明者	原悟	
			神奈川県横浜市磯子区新磯子町33番地	株

(54) 【発明の名称 】 多端子電子部品とその製造方法

(57)【要約】

【目的】多端子電子部品を配線基板に実装するとき外部 リードの電極パッドに対する接合強度を上げ、接合不良 の検査を容易にする。

【構成】多端子電子部品の外部リード2の立上がり部分8に切り欠きもしくは貫通穴を設けると、前記外部リード2と電極パッド10の接合部に半田材が行き渡る。特に負荷の大きい前記外部リード2の立上がり部分8に沢山の半田材が供給されるので、接合強度が飛躍的に増す。そして、前記外部リード2の立上がり部分8では半田材によりフィレット15が形成されるので、接合不良の検査も容易となった。なお、切り欠きもしくは貫通穴の形成は、外部リード2に対する酸化防止のための外装処理の前かまたは、前記多端子電子部品の配線基板12への実装直前とする。



式会社東芝生産技術研究所内

(74)代理人 弁理士 大胡 典夫

10

【特許請求の範囲】

【請求項1】 電子部品本体とこの電子部品本体に突設された複数の外部リードとを具備し、前記外部リードは突設部の基部とこの基部から屈曲部を介して延長された先端部とからなり少なくともこの先端部が配線基板に半田付けされる多端子電子部品において、少なくとも前記外部リードは前記配線基板に近接した前記屈曲部に切り欠きもしくは貫通穴を形成したことを特徴とする多端子電子部品。

【請求項2】 電子部品本体とこの電子部品本体に突設された複数の外部リードとを具備し、前記外部リードは突設部の基部とこの基部から屈曲部を介して延長された先端部とからなり少なくともこの先端部が配線基板に半田付けされる多端子電子部品において、少なくとも前記外部リードは前記配線基板に近接した前記屈曲部および前記外部リードの先端部分に切り欠きもしくは貫通穴を形成したことを特徴とする多端子電子部品。

【請求項3】 電子部品本体とこの電子部品本体に実設された複数の外部リードとを具備し、前記外部リードは 実設部の基部とこの基部から屈曲部を介して延長された 20 先端部とからなり少なくともこの先端部が配線基板に半田付けされる多端子電子部品の製造方法において、少なくとも前記外部リードへ外装処理が施される前もしくは前記多端子電子部品を所定位置へ実装する直前に前記外部リードの少なくとも前記屈曲部に切り欠きもしくは貫通穴を形成することを特徴とする多端子電子部品の製造方法。

【請求項4】 電子部品本体とこの電子部品本体に突設された複数の外部リードとを具備し、前記外部リードは突設部の基部とこの基部から屈曲部を介して延長された先端部とからなり少なくともこの先端部が配線基板に半田付けされる多端子電子部品の製造方法において、少なくとも前記外部リードへ外装処理が施される前もしくは前記多端子電子部品を所定位置へ実装する直前に前記外部リードの前記屈曲部および先端部に切り欠きもしくは貫通穴を形成することを特徴とする多端子電子部品の製造方法。

【請求項5】 請求項3および請求項4において、外装処理は酸化防止の処理であることを特徴とする多端子電子部品の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は、ブリント基板、セラミック基板及び金属基板等に半田付けされる電子部品、特にフラットバック型半導体装置(以下FPICと称す)やTAB(Tape Automated Bonding)部品等の多端子電子部品およびその製造方法に関する。

[0002]

【従来の技術】従来の多端子電子部品、特にFPICに 使用されている外部リードの形状は、突起物、切り欠 2

き、貫通穴などを有さない薄板状が採用されていた。従来のFPICは、図17および図18に示すように、本体1、半導体素子3、内部リード4、外部リード2より構成されている。通常、半導体素子3と内部リード4によって接続された外部リード2は、本体1の側面6に互いに隣接して平行に、複数設けられていることが多い。外部リード2の基部5は本体1から突出して延長され、中途部で屈曲される。その先端には電極バッド10に接続されるように、角型平面状の外部リード2のフラット状先端部分すなわちフラット部分7が形成されている。ここで配線基板12に近接した側の外部リードの屈曲部を以後立上がり部分と記すことにする。そしてこの外部リード2のフラット部分7を電極バッド10に半田付けするようにしている。

【0003】まず外部リード2に切り欠きもしくは貫通 穴を設けるという事例は、すでに特開昭55-4962 号公報 や実開昭59-151454 号公報や実開昭58-162646 号公報などで公知である。しかし、これらの公知例では、最も力のかかる外部リード2の立上がり部分8に切り欠きもしくは貫通穴を設けることに関する技術的思想はまったく開示されておらず、本発明の解決しようとする課題が充分に達成できていない。

【0004】上記の公知例の場合ただ単に外部リードに切り欠きや貫通穴を設けたものや外部リード2のフラット部分7に切り欠きや貫通穴を設けたものしか示されていないがこれらの例ではFPICの実装時や実装後も最も力のかかる外部リード2の立上がり部分8に切り欠きもしくは貫通穴を設けるという記載はない。しかし、この外部リード2の立上がり部分8における半田付け不良を検査する術もなかった。上記の公知例の手法だけではこの外部リード2の立上がり部分8において半田付け強度を向上したり半田付け不良を検査するというこれらの課題を解決できない。

【0005】また特開昭59-47747号公報では外部リード2の少なくとも配線基板12と接続する面またはそれに隣接する面に半田吸い上げ用の溝もしくは凹凸を外部リード2の成型時に形成する事例が示されている。

【0006】この公知例の場合半田吸い上げ用の溝もしくは凹凸を外部リード2の成型時に形成すると記されているがそれが上述したような吸い上げが目的なのかそれとも単に工程の能率を向上させるためだけなのかは定かではない。

[0007]

【発明が解決しようとする課題】従来の技術では配線基板12の回路面にFPICの外部リード2を半田で接続する場合、半田付けの良否を確認するのが困難であった。

【0008】なぜなら、図17および図18の半導体装 50 置は、図18に示すように外部リード2のフラット部分 3

7を電極パッド10に半田付けで接続されるが、図19 に示される通り、外部リード2の先端部分9や外部リー ド2の立上がり部分(屈曲部)8に充分な半田が供給さ れておらず、加えて図20のように外部リード2の周辺 部にだけ半田が行き渡るため、充分な接続強度が得られ ていない場合が多い。そのため半田付け不良が起きやす

【0009】この不良の検査は、配線基板12上に形成 された電極パッド10と外部リード2がほぼ同一寸法の ため区別が困難であり難しい。外観目視により確認する 10 ためには、外部リード2の先端部分9に形成される半田 材13の盛り上がりである先端フィレットの有無を調べ るのであるが、先端フィレットは、接合条件によって形 成状態にばらつきを生じ、また形成しても小さく検査し にくいなどの問題が多い。

【0010】また、図20のように半田が外部リード2 と電極バッド10の接着面にうまく行き渡らず半田付け 強度が弱くなるリード部が多く、特に図19のように外 部リード2の立上がり部分8では半田が盛り上がらず充 た。なかには半田付け不良が発生する場合もあった。そ して半田の溶剤が気化するために半田材13の内部にボ イドと呼ばれる気泡が発生し、半田付け性が悪くなる要 因となっていた。更に、図21のように半田付けのとき に半田が外部リード2の両側に張り出すことに起因し て、隣接する外部リード2の相互間に半田ブリッジ14 の発生が多発していた。よってそれらの修復に多大の時 間と労力を要していた。なお、図21は外部リード2を 配線基板 12の方向に見たものであって外部リード2に 加工を施したものではない。

【0011】それに加えて、通常外部リード2の材料 は、42アロイの様な鉄・ニッケル合金や真鍮、燐青銅等 の銅合金や銅が用いられるのであるが、これらの材料は 周囲雰囲気の悪い場所や材料の長期保存の場合、その表 面に酸化や硫化などの化学変化が起こり半田接合部の半 田の濡れが悪くなるため半田付け性が低下する。これを 改善するために通常は、外部リード2のリードフレーム からプレスによる打ち抜きの前に、外部リード2に銀、 錫、半田等のめっきを施している。しかし、図3に示す ように外部リード2の先端部9のめっきに関してはリー 40 ドフレームからのプレスによる打ち抜きの際に剥がれて しまうため、外部リード2の最先端部12の半田の濡れ が特に悪かった。

【0012】公知例では、外部リード2のフラット部分 7に切り欠きや貫通穴を設けたものが示されているが、 この位置に設けていたのではFPICの実装時や実装後 も最も力のかかる外部リード2の立上がり部分8での半 田付け部の亀裂発生を防いだり半田の行き渡り具合を確 認することが困難である。

[0013]

【課題を解決するための手段】この発明は、この様な事 情に鑑みて成されたもので、その目的とするところは、 外部リード2の半田付け箇所の半田付け強度を高め、更 に半田付け状態の良否の確認が容易なFPICおよびそ れを製造する方法を提供することにある。

4

【0014】具体的には、上記目的を達成するために、 外部リードを有する多端子電子部品において、少なくと も上記外部リードの立上がり部分に切り欠きもしくは貫 通穴を有したことを特徴とする多端子電子部品である。 【0015】加えて、少なくとも上記外部リードに外装 処理が施される前もしくは上記多端子電子部品を所定位 置へ実装する直前に前記外部リードの切り欠きもしくは 貫通穴を形成することを特徴とする多端子電子部品の製 造方法である。

[0016]

【作用】多端子電子部品の外部リードの立上がり部に切 り欠きもしくは貫通穴を設けることで、毛細管現象の影 響により外部リードの切り欠きもしくは貫通穴に半田が 吸い上げられる。そのため外部リードに半田が行き渡り 分な接着力が作用しないため剥離に対する強度が弱かっ 20 半田材の盛り上がりであるフィレットが形成されるので 接合強度と電気的接続の確実性が確保される。また毛細 管現象によって切り欠きもしくは貫通穴の内側面が半田 で満たされた時は、引っ張り力と押し付け力に対しても 接合面の強度が増大する。

> 【0017】そして外部リードの切り欠きもしくは貫通 穴に半田が吸い上げられることで外部リードのフラット 部と電極バッドの接合に要する半田の余剰分は切り欠き もしくは貫通穴で吸収されるので半田ブリッジが防止で

【0018】更に切り欠きもしくは貫通穴を通して半田 30 の溶剤が気化してできたガスを逃がすことができるので ボイドを防いで半田付け性を高めることができる。

【0019】以上のことから外部リードの立上がり部の 切り欠きもしくは貫通穴での半田の量が外部リードと電 極パッドの半田付け強度、半田ブリッジの有無、切り欠 きもしくは貫通穴の内側面での半田の満たされ具合の情 報を総合的に表している。よってこの部分の観察で切り 欠きもしくは貫通穴を通して配線基板上に形成された電 極バッドに実装後確実に接合されたかどうかを容易に検 査できる。

【0020】また、上記のような多端子電子部品の製造 方法とすることで、外部リードでの半田の濡れを悪くす ることなく上記のような作用が得られる。

[0021]

【実施例】以下、この発明の実施例を図面を参照して説 明する。なお、従来のFPICと同じ構成の箇所には同 じ符号を付して説明する。

【0022】図1乃至図3は本発明の第1の実施例を示 すもので、集積回路を形成する半導体素子3を内蔵する 50 本体1(樹脂モールドバッケージ)は箱型に形成されて

おり、この半導体素子3と内部リード4により接続され た複数の外部リード2が双方の側面6から突設してい る。外部リード2の基部5は本体1を介して半導体素子 3と反対方向に延長され、一旦本体の底面側に折り曲げ られ、さらに外部リード2の立上がり部分(屈曲部)8 において外部リード2の先端部分9を外側に折り曲げら れて延長された形状を有している。即ち外部リード2の 先端部分9の屈曲角度は本体1を配線基板12上に載置 したときに、配線基板12に形成した配線層の電極パッ ド10の表面に外部リード2の先端部分9が平行に接触 10 する角度にしてある。更には、本実施例においては外部 リード2の立上がり部分(屈曲部)8に貫通穴11を設 けてある。

【0023】本発明の第1の実施例のFPICは、図3 に示すように外部リード2の立上がり部分(屈曲部)8 へ、貫通穴11を設けたものである。

【0024】本発明の第2の実施例のFPICは、図4 乃至図6に示すように外部リード2の先端部分9と外部 リード2の立上がり部分(屈曲部)8へ、貫通穴11を 設けたものである。即ち従来例と本発明の第1の実施例 を組み合わせたものである。このような構造とすれば本 発明の効果に加えて従来例の効果も得ることができる。

【0025】なお、上記第1、第2の実施例に示す各貫 通穴11は、リードフレームに対する半田めっきなどの 酸化防止の外装処理前もしくはFPICの配線基板12 への実装直前に設けている。

【0026】このような加工を施したFPICを配線基 板12に載置すると図2、図5のようになり、また図7 乃至図10に示すように、第1の実施例のFPICを配 線基板12に半田付けした際には、ボイドの発生は防が 30 れ、外部リード2の立上がり部分8では貫通穴11での 毛細管現象の影響でうまく半田が盛り上がりフィレット 15を形成しているのに加えて、毛細管現象によって貫 通穴11の内側面が半田で満たされているので、充分な 接合強度が得られる。第2の実施例を同様にした際も、 外部リード2の先端部9や外部リード2の立上がり部分 8で同等の効果が得られる。なお、図10は外部リード 2を配線基板12の方向に見たものであって外部リード 2に加工を施したものではない。

【0027】また大きなフィレット15を形成するので 貫通穴11を通して半田が目視できる事から特に外部リ - ド2の立上がり部分8での接続不良の検査が容易とな る。この外部リード2の立上がり部分8での検査は、外 部リード2の接続において特に重要なものである。なぜ なら、この接合箇所はFPICの実装時や外部リード2 の熱膨脹により最も力を受けるところで、一番クラック の発生しやすい箇所だからである。

【0028】また、外部リード2の先端部分9がリード の曲りにより電極パッド10から離れていた場合でも、

め、接続不良を防止できる。

【0029】ところで、半導体装置の製造工程は次のよ うになっている。まず、シリコンウェハをダイシング工 程で半導体素子3毎に分割する。次にダイボンディング 工程で個々の半導体素子3をリードフレーム上に固定 し、ワイヤーボンディング工程で半導体素子3とリード フレームの外部リード2の基部5を内部リード4で接続 する。そしてモールディング工程で半導体素子3と外部 リード2の基部5を本体1 (モールド樹脂パッケージ) の中に封止し半導体装置3毎にリードフレームからの打 ち抜きを行い、場合によっては実装に適した形に外部リ ード2の成型を行う。

【0030】ここで、外部リード2の先端部分9の貫通 穴11が、半田めっきなどの酸化防止の外装処理前に形 成された場合は、外部リード2形成の際のリードフレー ムからの打ち抜きによって図6に示すように外部リード 2の最先端部分16のめっきが剥がれ落ちても、貫通穴 11の内側面のめっきは剥がれないので、毛細管現象の 影響でこの貫通穴11を通って外部リード2の先端部分 9にうまく半田が流れ込む。それ故リードの先端部分9 での接合強度が増し、大きなフィレット15が形成され るので接続不良の検査も容易となる。

【0031】また、外部リード2の材質が外装処理のさ れていない銅などの酸化しやすい材質の時は、FPIC の配線基板12への実装の直前に、切り欠きや貫通穴を 設けて、その直後にリードフレームからの外部リード2 の打ち抜きを行うか、または切り欠きや貫通穴を設ける と同時にリードフレームからの外部リード2の打ち抜き を行うが、切り欠きや貫通穴の内側面、外部リード2の 最先端部分16の酸化はほとんど始まっていないので、 酸化防止の外装処理を行う前に切り欠きもしくは貫通穴 を形成した場合と効果は同じである。

【0032】以上のような効果に加えて、多少供給過多 となった半田は、外部リード2の貫通穴11に流入する ので、図17に示すような外部リード2の両側から半田 があふれ出して隣接する外部リード2の相互間に半田ブ リッジ14が生じてしまうという不良も除去できる。

【0033】なお、貫通穴11の断面は任意の形状で良

【0034】以上、外部リード2に貫通穴11を設けた 事例を用いて説明したが、この発明は上記実施例に限定 されるものではなく、発明の要旨を変更しない範囲で種 々変更できる。

【0035】例えば、第3の実施例として、図11のよ うに貫通穴11の代わりに切り欠き17を設けても効果 は同じである。

【0036】但し、切り欠きの幅dもしくは貫通穴の直 径1は、外部リード2の成型時の屈曲を行う際の強度や 実装時の強度を検討して設計する必要がある。具体的に 外部リード2の立上がり部分8の接合強度が高くなるた 50 はリード幅の約1/2 以下にするのが望ましい。FPIC

6

の配線基板12への実装後には切り欠きもしくは貫通穴へ半田が流入するために外部リード2の強度は補償される。例えば、リード幅0.22mmの時にはdまたは1が約110 μm以下となるのが望ましい。なお、dや1が単独でリード幅の約1/2 以下になる必要はなく切り欠きや貫通穴を隣接して、複数個、dや1の合計がリード幅の約1/2 以下となるように設けてもよい。dや1が50μm程度ならばプレス打ち抜きによっても形成はできる。微小な切り欠きや貫通穴を設ける加工はフォトレジストとエッチングによりリードフレームの形成時に行うことがで10きるし、金形の時点から作ることもできる。

【0037】リード厚と半田の関係は、例に挙げたリード幅0.22mmの時にはリード厚は0.15mm程度であり半田の毛細管現象による流入には差し支えない。リード幅はリード厚を上回らなければリードの加工に支障をきたす。毛細管現象により切り欠きもしくは貫通穴の内部に半田が上昇する条件を求める事はできるので前記のリード幅とリード厚の条件を満たしていれば良い。

【0038】更に、切り欠きもしくは貫通穴の形状は○型、□型、△型など、任意の形状であっても、また部位 20 ごとにこれらの形状を組み合わせてもよい。

【0039】また、第4の実施例として、図12のよう に貫通穴と切り欠きは併用することができる。

【0040】第5・第6の実施例として、図13 および図14のように切り欠きもしくは貫通穴を外部リード2の立上がり部分8に形成するのであるが、全ての外部リード2にではなくて、多端子電子部品の複数の外部リード2のうちの端部のみ形成されたものも考えられる。この箇所は多端子電子部品の移送時や実装時に外部リード2の変形が最も生じやすいので切り欠きや貫通穴を設ける加工に要するコストを押さえたい場合にはこれらの例でも本発明の効果は補償される。

【0041】第7・第8の実施例として、図15および 図16のようなものもあるが対象となる多端子電子部品 の構造が違う、つまり四方向から外部リード2が突出し ているだけで外部リード2の構造や発明の効果は同じで ある。

[0042]

【発明の効果】以上述べたように、本発明のFPIC 【図18】図18は、役は、上記のような構成としたので、外部リード2と電極 40 した状態を示す斜視図。パッド10の接合面に半田が行き渡り、フィレット15 【図19】図19は、役も形成しやすいため特に力のかかる外部リード2の立上がり部分8と電極バッド10との接合強度が増し、接合 分断面図。 【図20】図20は、役を見の検査も容易であるという効果がある。 【図20】図20は、役

【0043】また、本発明のFPICは、上記のような製造方法としたので、外部リード2での半田の濡れ性は切り欠きもしくは貫通穴の形成後も損なわれることはなく、上述したような効果が得られる。

【図面の簡単な説明】

【図1】図1は、本発明の第1の実施例のFPICの内 50

部構造を示す斜視図。

【図2】図2は、本発明の第1の実施例のFPICを配線基板に載置した状態を示す斜視図。

【図3】図3は、本発明の第1の実施例において、立上がり部に貫通穴を設けた外部リードの斜視図。

【図4】図4は、本発明の第2の実施例のFPICの内部構造を示す斜視図。

【図5】図5は、本発明の第2の実施例のFPICを配線基板に載置した状態を示す斜視図。

【図6】図6は、本発明の第2の実施例において、立上がり部と先端部に貫通穴を設けた外部リードの斜視図。

【図7】図7は、本発明の第1の実施例のFPICを配線基板に半田付けした場合の状態を示す図2A-A 線における部分断面図。

【図8】図8は、本発明の第2の実施例のFPICを配線基板に半田付けした場合の状態を示す図5A-A´線における部分断面図。

【図9】図9は、本発明の第2の実施例のFPICを配線基板に半田付けした場合の状態を示す図5B-B 線における断面図。

【図10】図10は、本発明の第2の実施例のFPICを配線基板に半田付けしたときの部分平面図。

【図11】図11は、本発明の第3の実施例において、立上がり部と先端部に切り欠きを設けた外部リードの斜視図。

【図12】図12は、本発明の第4の実施例において、 立上がり部に貫通穴、最先端部に切り欠きを設けた外部 リードの斜視図。

【図13】図13は、本発明の第5の実施例のFPICを示す斜視図。

【図14】図14は、本発明の第6の実施例のFPICを示す斜視図。

【図15】図15は、本発明の第7の実施例のFPIC を示す斜視図。

【図16】図16は、本発明の第8の実施例のFPICを示す斜視図。

【図17】図17は、従来のFPICの内部構造を示す 斜視図。

【図18】図18は、従来のFPICを配線基板に載置した状態を示す斜視図。

【図19】図19は、従来のFPICを配線基板に半田付けした場合の状態を示す図18A-A^線における部分断面図。

【図20】図20は、従来のFPICを配線基板に半田付けした場合の状態を示す図18B-B^線における断面図

【図21】図21は、従来のFPICを配線基板に半田付けした際に半田ブリッジが生じている様子を示す部分平面図。

【符号の説明】

8

10

1…本体

2…外部リード

3…半導体素子

4…内部リード

5…外部リード2の基部

6…側面

7…外部リード2のフラット部分

8…外部リード2の立上がり部分(屈曲部)

9…外部リード2の先端部分

* 10…電極パッド

11…貫通穴

12…配線基板

13…半田材

14…半田ブリッジ


15…フィレット

16…外部リード2の最先端部分


17…切り欠き

*


【図1】









【図3】




[図4]





【図5】



【図6】







フロントページの続き

(72)発明者 田中 裕之

神奈川県横浜市磯子区新磯子町33番地 株

式会社東芝生産技術研究所内